Desimator ved hjelp av flernivålogikk

Abstract

Sammendrag

Flernivålogikk er ikke så mye brukt i kommersielle systemer, på grunn av enkelte problemer med denne typen logikk. I denne oppgaven skal man lage et system ved hjelp av flernivålogikk. Flernivålogikk har enkelte fordeler fremfor vanlig binærlogikk. De største fordelene er at man kan redusere antall transistorer og at man kan overføre mer enn ett bit pr linje. Ulempene er at systemet er følsomt for støy og presisjonen i beregningene, da alle beregninger utføres i det analoge domene. Systemet som lages i denne oppgaven er en 2.ordens desimator, av typen sinc2. Selve desimatoren består av fire addere og fem forsinkelseslinjer. Adderene er bygget opp av flere flernivå addere. Kretsen skal ha binære innganger og utganger, derfor er det viktig å kunne konvertere mellom flernivå signaler og binære signaler. Konverteringene mellom formatene er derfor vektlagt i denne oppgaven. Fokus i oppgaven er selve delene som brukes til å lage desimatoren, og ikke selve desimatoren som krets. Tar for meg noen av begrensningene i de forskjellige kretsene, og hva som kan gjøres for å redusere disse.