Suksessiv approksimasjonsregister A/D-omformer

Abstract

En større andel mikset signal elektronikksystemer krever redusert effektforbruk løsninger. A/D-omformere er kritiske komponenter i mange slike systemer,og kravet for lavt effektforbruk krever at A/D-omformere må være laveffekt. Blant mange A/D-omformer arkitekturer, har en 8 bit Suksessiv approksimasjonsregister (SAR) A/D-omformer blitt valgt i denne oppgaven. Et litteraturstudium har sannsynliggjort at den valgte arkitekturen er best for laveffekt formål. Kretsen er implementert i 90nm CMOS teknologi som opererer på 1.2V.

Med tanke på aktive komponenter, består SAR A/D-omformeren av en komparator,19 D-vipper og svitsjer. For ideell komparator er DNL+0.024LSB/-0.008LSB og INL +0.02612LSB/-0.0386LSB og med ikke ideell komparator operert med 5kS/s er det totale effektforbruket 4.325μW.

A big part of mixed-signal electronics systems require reduced power consumption solutions. Analog-to-digital converters (ADCs) are critical blocks in electronics systems and the requirement for low power consumption requires that the ADC has to be low power. Among various ADC architectures, an 8-bit Successive Approximation Register (SAR) ADC has been chosen in this thesis. A literature study has proved that the chosen architecture is the best suited for low power. The circuit is implemented in 90nm CMOS technology with a power supply of 1.2V.

Thinking of active components, the SAR ADC involves a comparator, 19 D flip-flops and switches. For an ideal comparator the DNL is +0.024LSB/-0.008LSB and INL is +0.02612LSB/-0.0386LSB and with a non-ideal comparator operated with a sampling rate of 5kS/s, the total power consumption is 4.325uW.